PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-015796

(43)Date of publication of application: 19.01.2001

(51)Int.CI.

H01L 31/12 H01L 31/10 H03K 17/78

(21)Application number: 11-186917

(71)Applicant: MATSUSHITA ELECTRIC WORKS

LTD

(22)Date of filing:

30.06.1999


(72)Inventor: IZUMI MASAHIRO

AKIYAMA SHIGEO

(54) SEMICONDUCTOR RELAY

(57)Abstract:

PROBLEM TO BE SOLVED: To avoid leakage of a highfrequency signal using a single semiconductor relay. SOLUTION: A semiconductor relay has a light emitting device 1, which emits light according to an input signal, a photodetector 2 which receives the light of the light emitting device 1 and generates a photoelectromotive force, dual-output MOSFETs 3 and 3, in which charge is accumulated between their gates and sources by the photoelectromotive force of the photodetector 2 and impedances between their drains and sources are changed and a charging/discharging control transistor 5, which controls charging/discharging of charge in the dual-output MOSFETs 3 and 3. In the semiconductor relay, a ground control transistor 6 whose one terminal is connected to the sources of the dual- output MOSFETs 3 and 3, whose other terminal is grounded and in which the impedance between one terminal and the other terminal is changed in reverse to the dual-output MOSFETs by the accumulation of charge between the one terminal and the other terminal is provided.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

This Page Blank (uspto)

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

This Page Blank (uspto)

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-15796

(P2001-15796A)

(43)公開日 平成13年1月19日(2001.1.19)

(51) Int.Cl. ⁷	識別記号	FΙ	テーマコート*(参	寿)
H01L 31/12		H01L 31/12	F 5F04	9
31/10		H03K 17/78	G 5F08	9
H03K 17/78		H 0 1 L 31/10	G 5J05	0

審査請求 未請求 請求項の数7 OL (全 7 頁)

(21) 出願番号 特願平11-186917 (71) 出願人 000005832 松下電工株式会社 大阪府門真市大字門真1048番地 (72) 発明者 泉 雅裕 大阪府門真市大字門真1048番地松下電工株式会社内 (72) 発明者 秋山 茂夫 大阪府門真市大字門真1048番地松下電工株式会社内 (74) 代理人 100111556 弁理士 安藤 淳二 (外1名)					
(22)出顧日 平成11年 6 月30日 (1999. 6. 30) 大阪府門真市大字門真1048番地 (72)発明者 泉 雅裕 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 秋山 茂夫 大阪府門真市大字門真1048番地松下電工株 式会社内 (74)代理人 100111556	(21)出願番号	特願平11-186917	(71) 出願人 000005832		
(22)出顧日 平成11年 6 月30日 (1999. 6. 30) 大阪府門真市大字門真1048番地 (72)発明者 泉 雅裕 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 秋山 茂夫 大阪府門真市大字門真1048番地松下電工株 式会社内 (74)代理人 100111556			松下電工株式会社		
(72)発明者 泉 雅裕 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 秋山 茂夫 大阪府門真市大字門真1048番地松下電工株 式会社内 (74)代理人 100111556	(22)出願日	平成11年6月30日(1999.6.30)	i		
式会社内 (72)発明者 秋山 茂夫 大阪府門真市大字門真1048番地松下電工株 式会社内 (74)代理人 100111556					
(72)発明者 秋山 茂夫 大阪府門真市大字門真1048番地松下電工株 式会社内 (74)代理人 100111556			大阪府門真市大字門真1048番地松下電工		
(72)発明者 秋山 茂夫 大阪府門真市大字門真1048番地松下電工株 式会社内 (74)代理人 100111556			式会社内		
大阪府門真市大字門真1048番地松下電工株 式会社内 (74)代理人 100111556					
式会社内 (74)代理人 100111556					
(74)代理人 100111556					
		•			


最終頁に続く

(54) 【発明の名称】 半導体リレー

(57) 【要約】

【課題】 本半導体リレー1個の使用で高周波信号の漏洩を防止する。

【解決手段】 入力信号に応じて発光する発光素子1 と、発光素子1 の光を受光して光起電力を発生する受光素子2 と、受光素子2 による光起電力によりゲートソース間に電荷が充電されてドレインソース間のインピーダンスが変化しソースが互いに接続された両出力用MOSFET3,3 のだートソース間に接続され両出力用MOSFET3,3 の電荷の充放電制御する充放電制御用トランジスタ5 と、を備えた半導体リレーにおいて、一方端子が両出力用MOSFET3 のソースに接続され他方端子が接地端子となり受光素子2による光起電力により一方端子と制御端子との間電荷が充電されることにより一方端子と他方端子との間のインピーダンスが両出力用MOSFET3,3 とは逆に変化する接地制御用トランジスタ6 が設けられた構成にしてある。



【特許請求の範囲】

入力信号に応じて発光する発光素子と、 【請求項1】 発光素子の光を受光して光起電力を発生する受光素子 と、受光素子により発生された光起電力がゲートソース 間に印加して電荷が充電されることによりドレインソー ス間が高インピーダンス又は低インピーダンスに変化し ソースが互いに接続された2個の出力用MOSFET と、受光素子に直列接続された充放電制御用インピーダ ンス要素と、両出力用MOSFETのゲートソース間に それぞれ接続され充放電制御用インピーダンス要素の両 端電圧に応じてインピーダンスが変化して両出力用MO SFETの電荷の充放電をそれぞれ制御する充放電制御 用トランジスタと、を備えた半導体リレーにおいて、 一方端子が両出力用MOSFETのソースにそれぞれ接 続されるとともに他方端子が接地端子となり受光素子に より発生された光起電力が一方端子と制御端子との間に 印加して電荷が充電されることにより一方端子と他方端 子との間のインピーダンスが両出力用MOSFETとは 逆に変化する接地制御用トランジスタが設けられたこと を特徴とする半導体リレー。

【請求項2】 前記両出力用MOSFETは、いずれもエンハンスメント型であり、前記両出力用MOSFETのゲートと前記受光素子との間のインピーダンスを前記接地制御用トランジスタの制御端子と前記受光素子との間のインピーダンスよりも大きくしたことを特徴とする請求項1記載の半導体リレー。

【請求項3】 前記両出力用MOSFETのゲートと前記受光素子との間に単一の時間差用インピーダンス素子を設けることにより、前記両出力用MOSFETのゲートと前記受光素子との間のインピーダンスを前記接地制御用トランジスタの制御端子と前記受光素子との間のインピーダンスよりも大きくしたことを特徴とする請求項2記載の半導体リレー。

【請求項4】 前記両出力用MOSFETは、いずれもディブレッション型であり、前記接地制御用トランジスタの制御端子と前記受光素子との間のインピーダンスを前記両出力用MOSFETのゲートと前記受光素子との間のインピーダンスをよりも大きくしたことを特徴とする請求項1記載の半導体リレー。

【請求項5】 前記接地制御用トランジスタの制御端子 40 と前記受光素子との間に単一の時間差用インピーダンス素子を設けることにより、前記接地制御用トランジスタの制御端子と前記受光素子との間のインピーダンスを前記両出力用MOSFETのゲートと前記受光素子との間のインピーダンスをよりも大きくしたことを特徴とする請求項4記載の半導体リレー。

【請求項6】 前記接地制御用トランジスタは、JFE Tであることを特徴とする請求項1乃至請求項3のいず れかに記載の半導体リレー。

【請求項7】 前記接地制御用トランジスタは、MOS 50

2

FETであることを特徴とする請求項1乃至請求項5のいずれかに記載の半導体リレー。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高周波信号の漏洩 を防止する半導体リレーに関するものである。

[0002]

【従来の技術】従来、半導体リレー20は、図4に示すように、発光ダイオード(発光素子)1、フォトダイオードアレイ(受光素子)2、出力用MOSFET3.3、充放電制御用抵抗4、充放電制御用MOSFET5を備えて構成されている。

【0003】発光ダイオード(発光素子)1は、入力端子10a,10aの間に入力される入力信号に応じて光信号を発光する。フォトダイオードアレイ(受光素子)2は、複数個のフォトダイオード2aが直列接続されてなり、発光ダイオード1からの光信号を受光して光起電力を発生する。

【0004】出力用MOSFET3,3 は、いずれもNチャネルエンハンスメント型であり、それぞれのゲートがフォトダイオードアレイ2 のアノードに接続され、それぞれのドレインが出力端子10b,10b に接続され、ソースが互いに接続されている。

【0005】充放電制御用抵抗4 は、フォトダイオードアレイ2 のカソードに接続されることにより、フォトダイオードアレイ2 に直列接続されている。

【0006】充放電制御用MOSFET5 は、ディブレッション型であり、そのゲート及びソースが充放電制御用抵抗4 を介して接続されるとともに、ドレインが出力用MOSFET3,3 のゲート及びフォトダイオードアレイ2 のアノードにそれぞれ接続されている。

【0007】次に、動作を説明する。発光ダイオード1が入力信号に応じて光信号を発光すると、フォトダイオードアレイ2が発光ダイオード1の光信号を受光して光起電力を発生する。この光起電力により、出力用MOSFET3のゲートソース間に電荷が充電されるとともに、充放電制御用抵抗4を通り、充放電制御用MOSFET5のドレインソース間に電流が流れる。こうして、充放電制御用抵抗4に電流が流れると、充放電制御用抵抗4に電流が流れると、充放電制御用抵抗4に電流が流れると、充放電制御用抵抗4の両端に電位差が発生し、その電位差により、充放電制御用MOSFET5のドレインとソースとの間が、低インピーダンスから高インピーダンスに変化する。

【0008】このように、充放電制御用MOSFET5のドレインとソースとの間が、低インピーダンスから高インピーダンスに変化すると、出力用MOSFET3のゲートソース間に電荷が効率良く充電されるようになり、出力用MOSFET3のドレインソース間が、高インピーダンスから低インピーダンスに変化する。

【0009】そして、発光ダイオード1に入力信号が入力されなくなり、発光ダイオード1が発光しなくなる

と、フォトダイオードアレイ2 が光起電力を発生しなくなる。そうすると、充放電制御用抵抗4 の両端に電位差が発生しなくなり、充放電制御用MOSFET5 のドレインソース間が、高インピーダンスから低インピーダンスに変化し、出力用MOSFET3 のゲートソース間に充電された電荷が、充放電制御用MOSFET5 のドレインソース間及び充放電制御用抵抗4 を通り、速やかに放電され、出力用MOSFET3 のドレインソース間が、低インピーダンスから高インピーダンスに変化する。

[0010]

【発明が解決しようとする課題】上記した半導体リレー20にあっては、高周波信号を制御する場合、出力用MOSFET3,3がそれぞれ有する寄生の容量成分により、高インピーダンス状態のとき、高周波信号の漏洩が発生してしまう。なお、この漏洩量は、高周波信号の漏洩を防止するために、図5に示すように、本半導体リレー20を3つ使用して、それらの3つの半導体リレー20の1つを接地用の半導体リレー20とした丁字型回路とし、同図(a)で示すように、他の2つの半導体リレー20をオンには逆の動作をさせてオフにするととは逆の動作をさせてオンにすることがなされている。

【0011】このように、高周波信号の漏洩を防止するためには、3つも半導体リレー20を必要とし、それらの3つの半導体リレー20のうち、接地用の半導体リレー20としたものは、他の2つの半導体リレー20とは逆の動作をさせなくてはならず、それらの3つの半導体リレー20を制御するために設ける制御回路も複雑になってしまう。

【0012】本発明は、上記の点に着目してなされたもので、その目的とするところは、1個しか使用しなくても高周波信号の漏洩を防止することができる半導体リレーを提供することにある。

[0013]

【課題を解決するための手段】上記した課題を解決するために、請求項1記載の発明は、入力信号に応じて発光 40 する発光素子と、発光素子の光を受光して光起電力を発生する受光素子と、受光素子により発生された光起電力がゲートソース間に印加して電荷が充電されることによりドレインソース間が高インピーダンス又は低インピーダンスに変化しソースが互いに接続された2個の出力用MOSFETと、受光素子に直列接続された充放電制御用インピーダンス要素と、両出力用MOSFETのゲートソース間にそれぞれ接続され充放電制御用インピーダンス要素の両端電圧に応じてインピーダンスが変化して両出力用MOSFETの電荷の充放電をそれぞれ制御す 50

4

る充放電制御用トランジスタと、を備えた半導体リレーにおいて、一方端子が両出力用MOSFETのソースにそれぞれ接続されるとともに他方端子が接地端子となり受光素子により発生された光起電力が一方端子と制御端子との間に印加して電荷が充電されることにより一方端子と他方端子との間のインピーダンスが両出力用MOSFETとは逆に変化する接地制御用トランジスタが設けられた構成にしてある。

【0014】請求項2記載の発明は、請求項1記載の発明において、前記両出力用MOSFETは、いずれもエンハンスメント型であり、前記両出力用MOSFETのゲートと前記受光素子との間のインピーダンスを前記接地制御用トランジスタの制御端子と前記受光素子との間のインピーダンスよりも大きくした構成にしてある。

【0015】請求項3記載の発明は、請求項2記載の発明において、前記両出力用MOSFETのゲートと前記受光素子との間に単一の時間差用インピーダンス素子を設けることによって、前記両出力用MOSFETのゲートと前記受光素子との間のインピーダンスを前記接地制御用トランジスタの制御端子と前記受光素子との間のインピーダンスよりも大きくした構成にしてある。

【0016】請求項4記載の発明は、請求項1記載の発明において、前記両出力用MOSFETは、いずれもディプレッション型であり、前記接地制御用トランジスタの制御端子と前記受光素子との間のインピーダンスを前記両出力用MOSFETのゲートと前記受光素子との間のインピーダンスをよりも大きくした構成にしてある。

【0017】請求項5記載の発明は、請求項4記載の発明において、前記接地制御用トランジスタの制御端子と前記受光素子との間に単一の時間差用インピーダンス素子を設けることによって、前記接地制御用トランジスタの制御端子と前記受光素子との間のインピーダンスを前記両出力用MOSFETのゲートと前記受光素子との間のインピーダンスをよりも大きくした構成にしてある。

【0018】請求項6記載の発明は、請求項1乃至請求項3のいずれかに記載の発明において、前記接地制御用トランジスタは、JFETである構成にしてある。

【0019】請求項7記載の発明は、請求項1乃至請求項5のいずれかに記載の発明において、前記接地制御用トランジスタは、MOSFETである構成にしてある。 【0020】

【発明の実施の形態】本発明の第1実施形態を図1に基づいて以下に説明する。なお、従来例と同一の素子には同一の符号を付し、従来の技術で説明した半導体リレー20と重複する部分は一部省略して説明する。

【0021】このものは、発光ダイオード(発光素子) 1、フォトダイオードアレイ(受光素子)2、出力用M OSFET3,3、充放電制御用抵抗4、充放電制御用M OSFET5、接地制御用トランジスタ6を備えて構成 されている。

【0022】ここで、接地制御用トランジスタ6以外は、従来の技術で説明した半導体リレー20と同様なので、構成の説明を一部省略する。

【0023】接地制御用トランジスタ6は、JFET6aであり、その一方端子が両出力用MOSFET3,3ソースにそれぞれ接続されるとともに、他方端子が接地一となり、制御端子がフォトダイオードアレイのアク6は、フォトダイオードアレイにより発生された光起電力がある。この接地制御用トランジスタ6は、フォトダイオードアレイにより発生された光起電力があることにより、一方端子と他方端子との間のインピーダンスが両出力用MOSFET3,3とは逆に変化して、高インピーダンスから低インピーダンスとなる。

【0024】次に、動作を説明する。発光ダイオード1が入力信号に応じて光信号を発光すると、フォトダイオードアレイ2が発光ダイオード1の光信号を受光して光起電力を発生する。この光起電力により、出力用MOSFET3のゲートソース間及び接地制御用トランジスタ6の一方端子と制御端子との間に電荷が充電されるとともに、充放電制御用抵抗4を通り、充放電制御用MOSFET5のドレインソース間に電流が流れる。こうして、充放電制御用抵抗4に電流が流れると、充放電制御用抵抗4の両端に電位差が発生し、その電位差により、充放電制御用MOSFET5のドレインとソースとの間が、低インピーダンスから高インピーダンスに変化する。

【0025】このように、充放電制御用MOSFET5のドレインとソースとの間が、低インピーダンスから高インピーダンスに変化すると、出力用MOSFET3のゲートソース間及び接地制御用トランジスタ6の一方端子と制御端子との間に電荷が効率良く充電されるようになる。その結果、出力用MOSFET3のドレインソース間が、高インピーダンスから低インピーダンスに変化し、接地制御用トランジスタ6の一方端子と他方端子との間が、低インピーダンスから高インピーダンスに変化する。

【0026】そして、発光ダイオード1に入力信号が入力されなくなり、発光ダイオード1が発光しなくなると、フォトダイオードアレイ2が光起電力を発生しなくなる。そうすると、充放電制御用抵抗4の両端に電位差が発生しなくなり、充放電制御用MOSFET5のドレインソース間が、低インピーダンスから高インピーダンスに変化し、出力用MOSFET3のゲートソース間及び接地制御用トランジスタ6の一方端子と制御端子との間に充電された電荷が、充放電制御用MOSFET5のドレインソース間及び充放電制御用抵抗4を通り、速や

6

かに放電される。その結果、出力用MOSFET3のドレインソース間が、低インピーダンスから高インピーダンスに変化し、接地制御用トランジスタ6の一方端子と他方端子との間が、高インピーダンスから低インピーダンスに変化する。

【0027】かかる半導体リレー20にあっては、両出力用MOSFET3.3が高インピーダンスになった場合、接地制御用トランジスタ6は、低インピーダンスになるので、高周波信号が両出力用MOSFET3,3のいずれを介して漏洩しても、その漏洩した高周波信号が、低インピーダンスとなった接地制御用トランジスタ6を介してアースされて、本半導体リレー20の出力用MOSFET3を通過することはなく、本半導体リレー20を1個しか使用しなくても高周波信号の漏洩を防止することができる。

【0028】また、接地制御用トランジスタ6 は、JFET6aという、制御端子による電圧制御によりインピーダンスの制御が容易なトランジスタからなるので、本半導体リレーの制御が容易になる。

【0029】次に、本発明の第2実施形態を図2及び図3に基づいて以下に説明する。なお、第1実施形態と同一の素子には同一の符号を付し、第1実施形態とは異なるところのみ記す。本実施形態は、基本的には第1実施形態と同様であるが、両出力用MOSFET3,3のゲートとフォトダイオードアレイ2のアノードとの間に時間差用抵抗(時間差用インピーダンス素子)7を接続することにより、両出力用MOSFETのゲートとフォトダイオードアレイ2との間のインピーダンスを接地制御用トランジスタ6の制御端子とフォトダイオードアレイ2との間のインピーダンスを接地制御用トランジスタ6の制御端子とフォトダイオードアレイ2との間のインピーダンスよりも大きくした構成となっている。

【0030】かかる半導体リレー20にあっては、両出力 用MOSFET3,3 のゲートとフォトダイオードアレイ 2 との間のインピーダンスが接地制御用トランジスタ6 の制御端子とフォトダイオードアレイ2 との間のインピ ーダンスよりも大きいことにより、両出力用MOSFE T3,3 のゲートソース間は、接地制御用トランジスタ6 の一方端子と制御端子との間よりも、充電速度が遅くな るとともに、放電速度が速くなるから、図3(a) 乃至 (c) に示すように、両出力用MOSFET3,3 が低イン ピーダンスになるよりも早く接地制御用トランジスタ6 が高インピーダンスになるとともに、両出力用MOSF ET3,3 が高インピーダンスになるよりも遅く接地制御 用トランジスタ6 が低インピーダンスになる。その結 果、両出力用MOSFET及び接地制御用トランジスタ 6 のいずれもが、低インピーダンスになることはなく、 髙周波信号の漏洩を防止することができるという第1実 施形態の効果を確実に奏することができる。

【0031】また、両出力用MOSFET3,3のゲートとフォトダイオードアレイ2との間にたった1つの時間

7

差用抵抗7 を接続することにより、両出力用MOSFE T3,3 のゲートとフォトダイオードアレイ2 との間のインピーダンスを接地制御用トランジスタ6 の制御端子とフォトダイオードアレイ2 との間のインピーダンスよりも大きくしているので、回路構成が複雑にならなくなる。

【0032】また、接地制御用トランジスタ6 は、JFET6aという、制御端子による電圧制御によりインピーダンスの制御が容易なトランジスタからなるので、本半導体リレー20の制御が容易になる。

【0033】なお、第1及び第2実施形態では、接地制御用トランジスタ6は、JFET6aであるが、ディプレッション型のMOSFETであっても、同様の効果を奏することができる。

【0034】また、第1及び第2実施形態では、両出力用MOSFET3,3は、エンハスメント型であるが、ディプレッション型であっても、接地制御用トランジスタ6をエンハスメント型のMOSFETとすることにより、本半導体リレー201個の使用でも高周波信号の漏洩を防止できるという効果を奏することができる。

【0035】さらに、両出力用MOSFET3,3をエン ハスメント型とした場合に、接地制御用トランジスタ6 の制御端子とフォトダイオードアレイ2 との間のインピ ーダンスを両出力用MOSFET3.3 のゲートとフォト ダイオードアレイ2 との間のインピーダンスをよりも大 きくすることにより、接地制御用トランジスタ6 の一方 端子と制御端子との間は、両出力用MOSFETのゲー トソース間よりも、充電速度が遅くなるとともに、放電 速度が速くなるから、接地制御用トランジスタ6 が低イ ンピーダンスになるよりも早く両出力用MOSFETが 30 高インピーダンスになるとともに、接地制御用トランジ スタ6 が髙インピーダンスになるよりも遅く両出力用M OSFETが低インピーダンスになる。その結果、両出 カ用MOSFET及び接地制御用トランジスタ6 のいず れもが、低インピーダンスになることはなく、高周波信 号の漏洩を防止することができるという効果を確実に奏 することができる。

【0036】このように、両出力用MOSFET3,3をエンハスメント型とする場合に、接地制御用トランジスタ6の制御端子とフォトダイオードアレイ2との間に単 40一の時間差用抵抗を接続することにより、回路構成が複雑にならなくなる。

[0037]

【発明の効果】請求項1記載の発明は、両出力用MOSFETが高インピーダンスになった場合、接地制御用トランジスタは、低インピーダンスになるので、高周波信号が両出力用MOSFETのいずれを介して漏洩しても、その漏洩した高周波信号が、低インピーダンスとなった接地制御用トランジスタを介してアースされて、本半導体リレーの出力用MOSFETを通過することはな 50

8

く、1個の使用でも高周波信号の漏洩を防止することが できる。

【0038】請求項2記載の発明は、時間差用インピーダンス要素が設けられることにより、両出力用MOSFETが低インピーダンスになるよりも早く接地制御用トランジスタが高インピーダンスになるとともに、両出力用MOSFETが高インピーダンスになるよりも遅く接地制御用トランジスタが低インピーダンスになる。その結果、両出力用MOSFET及び接地制御用トランジスタのいずれもが、低インピーダンスになることはなく、高周波信号の漏洩を防止することができるという請求項1記載の効果を確実に奏することができる。

【0039】請求項3記載の発明は、請求項2記載の発明の効果に加えて、両出力用MOSFETのゲートと受光素子との間にたった1つの時間差用インピーダンス素子を設けることにより、両出力用MOSFETのゲートと受光素子との間のインピーダンスを接地制御用トランジスタの制御端子と受光素子との間のインピーダンスよりも大きくしているので、回路構成が複雑にならなくなる。

【0040】請求項4記載の発明は、接地制御用トランジスタの制御端子と受光素子との間のインピーダンスが 両出力用MOSFETのゲートと受光素子との間のトランジスタの一方端子と制御端子との間は、両出力用MOSFETのゲートソース間よりも、充電速度が遅くなるから、接地制御用トカンジスタが低インピーダンスになるとともに、接近の出力用MOSFETが高インピーダンスになるとともに、接近の出力用MOSFETが低インピーダンスになる。その結果、両出力用MOSFET及び接地制御用トランジスタが高インピーダンスになる。その結果、両出力用MOSFET及び接地制御用トランジスタが高くとはなることができるという請求項1記載の効果を確実に奏することができる。

【0041】請求項5記載の発明は、請求項4記載の発明の効果に加えて、接地制御用トランジスタの制御端子と受光素子との間にたった1つの時間差用インピーダンス素子を設けることにより、接地制御用トランジスタの制御端子と受光素子との間のインピーダンスを両出力用MOSFETのゲートと受光素子との間のインピーダンスをよりも大きくしているので、回路構成が複雑にならなくなる。

【0042】請求項6記載の発明は、請求項1乃至請求項5のいずれかに記載の効果に加えて、接地制御用トランジスタは、JFETという、制御端子による電圧制御によりインピーダンスの制御が容易なトランジスタからなるので、本半導体リレーの制御が容易になる。

【0043】請求項7記載の発明は、請求項1乃至請求項5のいずれかに記載の効果に加えて、接地制御用トラ

ンジスタは、MOSFETという、制御端子による電圧 制御によりインピーダンスの制御が容易なトランジスタ からなるので、本半導体リレーの制御が容易になる。

【図面の簡単な説明】

- 【図1】本発明の第1実施形態の回路図である。
- 【図2】本発明の第2実施形態の回路図である。
- 【図3】同上の接地制御用トランジスタの動作のタイミ ングを示すタイムチャートである。

【図4】従来例の回路図である。

【図5】同上のものを使用して高周波信号の漏洩を防止 10 7 するために設計されたT字型回路の回路図である。

【符号の説明】

*1 発光ダイオード (発光素子)


- 2 フォトダイオードアレイ (受光素子)
- 出力用MOSFET
- 充放電制御用抵抗(充放電制御用インピーダンス要 素)


10

- 充放電制御用MOSFET(充放電制御用トランジ 5 スタ)
- 接地制御用トランジスタ
- 6a JFET
- 時間差用抵抗
- 20 半導体リレー


【図1】

【図2】






【図3】 (a) 入力信号 (b) 出力用MOSFET (c) JFET



【図5】



フロントページの続き

F ターム(参考) 5F049 MA01 NA20 NB01 RA02 RA06 UA20 5F089 AA01 AA10 AB07 AB20 CA12 CA21 FA10

5J050 AA49 BB21 DD03 DD08 EE17 FF04 FF10 This Page Blank (USDIC)